This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

DISK CASH SUBSYSTEM

Patent number:

JP55164958

Publication date:

1980-12-23

Inventor:

BAATSURAAFU BURADEIMIA HOFUMAI; RICHIYAADO DEIBITSUDO RAIZA; JIESHII INGEBURAITO SUTAMUNESU; RIN UERUDON

UITSUTOFUIRUDO

Applicant:

MEMOREX CORP

Classification:

international:


G06F13/04; G11B5/09; G11C9/06

- european:

Application number: JP19800075397 19800604 Priority number(s): US19790045547 19790604

Abstract not available for JP55164958 Abstract of correspondent: **US4276927**

A plate type heat exchanger is disclosed having flow passages extending beyond the area of heat transfer on at least one end. The extending ends of the flow passages serve as sacrificial inlets for flow of one of two fluids through the heat exchanger so that any leak resulting from flow erosion or from corrosion in the extending flow passages does not result in mixing of the two fluids.



Data supplied from the esp@cenet database - Worldwide

Also published as:

凤

US4276927 (A1)

(19) 日本国特許庁 (JP)

1D 特許出願公開

⑩公開特許公報(A)

昭55-164958

①Int. Cl.³
G 06 F 13/04
G 11 C 9/06
G 11 B 5/09

識別記号

庁内整理番号 7361-5B 7056-5B 7345-5D 43公開 昭和55年(1980)12月23日

発明の数 1 審査請求 未請求

(全 22 頁)

Øディスク・キャツシユ・サブシステム

②特 願 昭55--75397

②出 願 昭55(1980)6月4日

優先権主張 Ø1979年6月4日 Ø米国(US)

@10455476

⑦発 明 者 パーツラーフ・ブラデイミア・

ホフマイスタ

アメリカ合衆国カリフオルニア 州サラトガ・テレンス・アベニ

ユー12309

の発 明 者 リチヤード・デイビッド・ライ

+}*

アメリカ合衆国カリフオルニア 州サラトガ・ボンネツト・ウエ ィ18885

⑪出 願 人 メモレツクス・コーポレーショ

アメリカ合衆国カリフオルニア 州サンタ・クララ・サン・トマ ス・アツト・セントラル・エク スプレスウエイ(番地なし)

の代理 人 弁理士 山崎行造 外1名 最終頁に続く

明細書の浄む(内容に変更なし)

1. 発明の名称

デイスク・キャンジュ・サブシステム

2. 特許請求の範囲

- (2) 特許請求の範囲第(1)項記載のキャッシュ・サ

ブシステムにおいて、 前配制御装置を前記データ処理装置に結合する配憶制御装置を含むキャッシュ・サブシステム。

- (5) 特許請求の範囲第(1)項、又は第(2)項記 観の中ヤッシュ・サブシステムにおいて、前記 副御装 値は前記ダイレクト・アクセス 記憶 接 値制御器 、及び前にデータ・メモリ制御装置を育むるデータ・メモリ制御装置を育って 節に でータ・メモリ制御装置 はきせるように 設けられるキャッシュ・サブシステム。
- (4) 特許請求の範囲第(3)項配載のキャッシュ・サ ブシステムにおいて、前配データ・メモリ制御 装置は前配ダイレクト・アクセス記憶装置制御 器と前記データ・メモリ装置に結合されるマイ クロプロセツサ装置:予定データが前配データ 記憶装置内に配憶されるように前記マイクロプ

- 2 -

特開昭55-164958(2)

ロセンサ装置に結合される制御配像メモリ装置 ;及び前配データ・メモリ装置内に配像されて いる前配予定データのダイレクト・アクセス配 像装置アドレスを記録するスクランチ・パッド ・メモリ装置を含むキャッシュ・サブシステム。

- (5) 特許請求の範囲第(4)項記載のキャッシュ・サブシステムにおいて、前記データ・メモリ制御 装置と前記ダイレクト・アクセス記憶装置制御 器を相互に結合するインタフェイス制御装置を 含むキャッシュ・サブシステム。
- (6) 特許請求の範囲第(5)項記載のキャッシュ・サブシステムにおいて、前記インタフェイス制御装置は前配データ・メモリ装置と前記データ処理装置間、及び前記データ・メモリ装置と前記ダイレクト・アクセスに憶装置間にダイレクト・メモリ・アクセス装置を含むキャッシュ・サブシステム。
- (7) 特許請求の範囲第(4)項記載のキャッシュ・サブシステムにおいて、前配制御記憶メモリ装置

1

ブンステムにおいて、前記ランダム・アクセス 半導体メモリ装置は少くとも第 1 記憶装置と第 2 記憶装置を含むキャッシュ・サブシステム。

- (11) 特許請求の範囲第(10)項配数のキャッシュ・サブシステムにおいて、前配第1記憶装置は前配第2記憶装置よりも速いデータ伝送速度を有し得るキャッシュ・サブシステム。
- (12) 特許請求の範囲第(1)項又は第(2)項配載のキャッシュ・サブシステムにおいて、前起予定データは固定フィールド・ディメンジョンは前配ディレクト・アクセス記憶装置のデータ・フィールド構成に相当するように設けられるキャッシュ・サブシステム。
- (13) 特許謂求の範囲第(7)項配戦のキャッシュ・サブシステムにおいて、前記データ・メモリ装置のデータ記憶容量は前記ダイレクト・アクセス 記憶装置の記憶容量よりも小であるように設け 5れるキャッシュ・サブシステム。
- (14) 特許請求の範囲第(1)項、又は第(2)項、又は第

はマイクロプログラムを含み、前此マイクロプログラムは前記データ・メモリ装置内の記憶情報がリースト・リーセントリ・ユーズト (LRU)アルゴリズムに応じて発生するように設けられるキャンシュ・サブシステム。

- (8) 特許請求の範囲第(4)項記載のキャンシュ・サブンステムにおいて、前記サブシステムは前記データがモリ制御器に結合されるロード/モニタ・マイクロプロセンサ装置を含み、該ロード/モニタ・マイクロプロセンサ装置が実行するようにマイクロプログラムを前記制御記憶装置にロードし、前記ダイレクト・アクセス記憶装置サブシステム。
- (9) 特許請求の範囲第(1)項又は第(2)項配載のキャッシュ・サブシステムにおいて、前記データ・メモリ装置内に含まれる記憶媒体はランダム・アクセス半導体配憶装置を含むキャッシュ・サブシステム。
- (10) 特許請求の範囲第(9)項配畝のキャッシュ・サ

. . .

(3)項、又は第(4)項配数のキャッシュ・サブシステムにおいて、前配ダイレクト・アクセス配像 装置は回転磁気デイスク配像装置を含むキャッシュ・サブシステム。

- (15) 特許請求の範囲第 (14) 項記載のキャンシュ・サブシステムにおいて、前記予定データのユニットが前記回転磁気ディスク記憶装置に記憶されているフル・トランクの情報に相当するように設けられるキャンシュ・サブシステム。
- 2. 発明の詳細な説明

本発明は回転磁気コンピュータ・デイスク・メモリの分野に関する。本発明は、中央処理装置によつてしばしば呼び出された情報を、小型の高速半導体メモリによつてより迅速に食業ができる改良されたサブンステム機構に関する。

システム 360 の導入以来、 IBM 中央処理装置に入力/出力装置を取付けるための標準構造が確立された。中央処理装置は「チャネル」を辿して周辺人力/出力装置と連出している。このチャネルのインタフェイスによつて、中央処理装置からの

- 6 -

特開昭55-164958(3)

と題するメモレックス公報 3673, 21-02 化配 戦されている〕である。チャネルの SCU ディスク 制 御装置及びディスク 駆動モジュールへの相互接続はメモレックス公報「3673/75/70 ディスク 配億サブシステム操作理論」(メモレックス公報 3675.21-02) に記載されている。

複数のデイスク駆動モジュールの取付けられているメモレックス 3673 デイスク制御装置によつて例示される型のデイスク制御装置がストリング・スイッチとして公知の特徴によつて複数の配憶制御装置に取付けられることも公知である。ストリング・スイッチの特徴は、インテリジエント(intelligent)インタフエイスを形成する、モロインテリジェント・インタフェイスは複数の配憶制御されるリングのデイスク駆動装置と連強できるようにしている。

特定のデータ片の記憶の要求又は特定のデータ 片の微索の要求はチャネルによつて開始される。

指令を翻訳しかつディスク装置へ情報の書き込みを命じ又はディスク装置から情報を検索する記憶制御装置 (SCU)の接続ができる。実際、SCU はディスク制御装置に取付けられ、ディスク制御装置は取付けられ、ディスク制御装置は吸容している。上述の型の配憶制御装置 [「3674 配憶制御装置(「3674 配憶制御装置(「3674 配憶制御装置(「3674 配憶制御装置)」と超するメモレックス公報 3674.21-00)に記載されている)である。上述の型のディスク制御装置はメモレックスディスク制御装置(「3673/75/70 ディスク配憶サブシステム操作理論(3673/75/70 Disc Storage Subsystem Theory of Operation)」と題するメモレックス

公報 3673.21-02 に記載されている] である。上述の型のデイスク配像装置はメモレックス 3670 及び 3675 デイスク 駆動モンユール (「3673/75/70 デイスク 記憶 サブシステム 操作理論 (3673/75/70 Disc Storage Sabsystem Theory of Operation)

- 7 -

ディスク・ストリングは記憶制御装置及びディス ク制御装置を通して特定の情報片を呼び出すこと がてきる。しかしながら、この操作においては、 構成要素の機械的及び電子的配置に起因して遅れ が生じる。特に、ディスク記憶装置の機械的配置 により、磁気銃取り/普込み記録ヘッドは、ディ スク・スピンドル上に子め記録された複数のトラ ツクにアクセスできる移動カートリッジにかたく 固滑する。情報を要求する場合、カートリッジが データの記憶されているトランク上に読取り/音・ 込み磁気トランスジューサーをはこぶ動きがしば しば必要となる。カートリッジがかかるアクセス を完了するのに要する時間は10ミリセガンド低 どか又は50ミリセカンドほどである。更に、特 ・定のトラックをアクセスしまたカートリッジが所 定の場所に電子的に固定されてサーボが情報を探 知すると、デイスクが望ましい情報が配憶されて いる所定の位置まで回転する間に他の遅れが生じ る。デイスク回転遅れ又は「待ち時間(latency)」 は無視し付るものであり又は、 3600 rpm で回転す

るデイスクに対してせいぜい約11ミリセカンド である。平均して、待ち時間は 3600 rpm で回転す るデイスクに対して約8ミリセカンドである。呼 出し時間及び待ち時間は、望ましい仕事を達成す るための中央処理装置の性能上の間接費となる。 ,更に、ディスク記憶装置はその性質上適当な制 御装置を通して一定のデータ転送速度でテヤネル へ情報を転送する。データ転送速度はデイスク記 億装燈に記憶されている情報のピット密度と、デ イスクそれ自身の回転速度との関叡である。メモ レックス 3670 及び 3675 製品については、データ 転送速度は名目上 1 秒当り 806,000である。しかし ながら、チャネルはそれ自身の限界によつて転送 速度は1秒当り 806,000 パイトよりはるかに大きい ことがしばしば生じる。即ち、デイスク記憶装置 はチャネル電子工学の最大スピードを必ずしも完 全に利用していない。このことは、システムの殷 計者は経験則上学んでいることである。

デイスク記憶装置はほぼ同一の経過時間内 K 特定の情報片を記憶し又は検索できるダイレクトア

-1 o -

カル (Calle) らに対する米国特許第 4,075,686 号及びシューネマン (Scheuneman) に対する米国特許第 4,070,706 号に共に、システムの性能を高めるために、 優先順位の情報を迅速に呼び出すことのできるキャッシュ・メモリを利用するシステム・コンフィギュレーションを記載している。 しかしな

-11:-

ージ」に適用する要件について詳しく述べている。「ページ(page)」とはコンピューター工業において、システム制御プログラミング・システム又はシステム制御オペレーテイング・システムによつて指示された一定の大きさの予め定められたブロックであると理解される。

特開昭55-164958(4) がら、カルら及びシューネマンは高速半導体キャ ツシユ・メモリを通常のデイスク・ストリング博 成に応用することについては詳しく記載も示唆し ていない。チャーチル (Churchill)に対する米国 特許第 3,949,369号には、高速キャッシュ・バッフ **すを利用するデジタル・コンピューテイング・シ** ステムが記載されている。チャーチルは、キャッ シュ・バッファ中の情報が使用の頻度に基づく情 報に関して便先順位システムが確立されるように 実際に構成されていることを示摘している。最も鎖 紫に便用される情報は最高の優先順位を受容し、 一方域も使用頻度の低い情報は最低の後先順位を 受容する。もし、高速キャンシュ・メモリ及びそ の空間内に配憶する必要のある新たな情報が利用 できない場合は、キャッシュ・バッファ中に存在 する最も使用頻度の低い情報を消去する。リース ト・リーセントリ・ユーズド (LRU) アルゴリズム の概含はコードらに対する米国特許第 3.737.881号 において研究されている。コードらはキャッシン グ戯念を高速磁気パブル・ドメインの情報の「ペ

-12-

の概念は、イーデン(Eden)に対する米国特許第5,569,938号によつて示されている。この特許にないては、CPUの性能を高めるために、高速配慮との関の中間に、CPUと、はるかに大きな主配慮との関の中間にバンファとして使用している。しかしながら、先に詳効に適用されるLRUアルゴリズムを利用する高速半導体キャッシュ・メモリを応用することについては、開示も示唆もしていない。

本発明(以後、時々「デイスク・キャッシュ」 又は「デイスク・キャッシュ・サブシステム」と 呼ぶ)はデイスク・ドライブのストリングのデイスク制御装置に設置された高速半導体メモリをが を利用して、頻繁に要求されるデータへの手なが スを、従来のかかる装置を使用しないで建した スを、従来のかかる装置を使用しないで建める。 デイスク・キャッシュは4つの主な解放要素から 成つている;

- 1. ダイスク制 弾装 憧 に対するインタフェイス
- 2. キャッシュ・コントロール・マイクロプロセ

-14-

ッサ

ロード/モニタ・マイクロプロセッサ
 キャッシュ・メモリ

キャッシュ・コントロール・マイクロプロ,セッ サ (2) は基本的には高速ピット・スライス・マイ

-15-

ディスク・キャッシュ・サブンステムはマイクロプログラムの制調下にある。好適な実施例においては、リースト・リーセントリ・ユーズド(略して、LRU)アルゴリズムをプログラムして、ディスク・キャッシュが最も頻繁にアクセスされるデータ・モジュールを配像しまたキャッシュ・メモリから活性の低いデータ・モジュールを消去するようにする。

もしデータ・モジュールがデイスク・キースク・モジュールがデイスク・キースク・センカーのにより望まれたでは、そのデータ・モジュールはアイスク・キースク・ログロークの転送はアイスクの回答には、ではながデータ・テークをはなって、情報がデータ・テークとはなってだけ制限される速さで、「ダイレクトーンでは、カー・キーンステムの利点である。

更に、もし特定のデータ・モジュールがキャン シュ・メモリ内にあり、そのデータ・モジュール クロプロセッサ、スクラッチ・パッド・メモリ及び記憶レジスタの租立体である。キャッシュ・コットロール・マイクロプロセッサは、記憶制御芸をできるがイスク・キャッシュの応答及びキャッシュ・メモリ内のデータ・モジュールの記憶を制御するためのマイクロプログラムを使用するデイスク・キャッシュ・サブシステムの中心構成要素である。

ロード/モニタ・マイクロプロセツサ (3) は、キャンシュ・コントロール・マイクロプログラムを外部配像媒体から書き込み可能制御記憶ノモリへ移送するように設計されている解放要素の組立体である。

キャッシュ・メモリ (4) は、中央処理装置によって敢も頻繁に要求される情報を記憶するために使用される高速半導体メモリである。キャッシュ・コントロール・マイクロプロセッサはどの情報を記憶すべきか決定するとともに、その情報がデイスク記憶装置上に設置されたどきにデータ・モジュール・アドレスのトラックを保持する。

-16-

の一部が CPU によつて要求されるならば、ディスク・キャンシュの概念によつて、データ・モジュール内において直接望ましい情報へスキップできるという利益が生ずる。 このデータ・スキッピングの利益は、データ・モジュールが、ディスクの回転に依存するというよりも単なるアドレスの送択によつてアクセスされるランダム・アクセス半導体メモリ内にあることにより得られる。

従つて、本発明の目的は、コンピュータ・システムの中央処理装置が今まで以上に頻繁に使用されるデータに迅速にアクセスできるようにするととである。

本発明の今一つの目的は、マイクロプロセンサの制調の下に高速半導体メモリを利用して、 頻繁 に使用される情報を配慮することである。

更に、今一つの目的は、アルゴリズムに従つて、 キャッシュ・メモリ内の情報の記憶を制御すると とである。

更に、本発明の今一つの目的は、デイスク・キャンシュをデイスク・ストリングのデイスク制例

-18-

装置に設置して、デイスク・キャンシュが配憶制 弾装置と作用し、かつデイスク配憶装置と連通で きるようにするととである。

好ましい実施服様

その内容:

- . 1. 一般
- 2. ディスク …キャッシュ・ハードウエア
- デイスク・キャッシュ・オペレーショナル・ ハードウエア・モード
- デイスク・キャッシュ・サブシステム・ソフトウェア
- 5. 6. 体管理
- 6. タグ・ゼロ指令
- 7. 可変データ 速度

1. 一般

第1図(先行技術)を参照すると、公知のデータ処理システムが、メモリ・バス (4) を経由してメイン・メモリ (6) と連絡している中央処理装置 (2) を有するものとして図示されていることが分る。中央処理装置 (2) は別に入力/出力バス又は

-19-

ツシュ・サブシステムが第1図に示される従来の サブシステムと類似していることが分る。しかし ながら、デイスク・キャッシュ(16)は構成要素系 において、キャッシュ CTL インタフエイス(78) を 経由してデイスク制御装置(20) に取付けられてい る。 実際上、ディスク・キャッシュ(16) はドライ ブ・コントローラー・ロジック(第6図の62)及 びディスク感動装置(14)の前に位置している。デ イスク・キャッシュ(16) は、典型的なデイスク・ システムとして例示されるゆつくりした方の型の 記憶と、メイン・メモリ(6)で例示される早い方 の型の記憶との間の記憶系のレベルを示している。 ディスク・キャッシュ(16) はデータ・モジュール を処理するために利用される内部情報を含む。こ のデータ・モジュールは取付けられたデイスク制 のストリングとによつて分担されている。ここで 使用するデータ・モジュールは固定プロック又は いくつかの便宜上の大きさのデータ単位に対する 一般的な用語である。

-21-

特開昭55-164958(6)

チャネル・バスにそつて記憶制御装置 (10)と逐路 している。データをディスク記憶媒体から検索し 又は、その媒体に書き込みたいと望むときには中 央処理装置(2)は適当な指令を発する。その指令 は配憶制御装置(10)によつてアドレスされる装置 の型に特有の一連の指令に翻訳される。この場合、 記憶制御装置(10)は中央処理装置(2)からの指令 をデイスク制御装置(12)の理解できる指令に翻訳 する。配憶制御装置(10)はシステム CTL インタフ エイス(13) にそつてデイスク制御装置(12) に連通 している。記憶制御装置(10)からの指令は更に翻 訳されかつディスク制御装置(12)によつて実施さ れて、特定の情報がディスク心動インタフェイス (15)を経由して、ディスク・ドライブ(14)へ客き 込み又はデイスク・ドライブ(14)から検索される。 ハードウエア・インタフエイス及びデータを含む 先行技術のコンピュータ構成の定義及びコントロ ール・ラインの定義は上述の引用文献に記載され ている。

第 2 凶を診照すると、本発明のデイスク・キャー2 0 ー

デイスク・キャッシュ (16) は、ディスク制御装置 (20) 及びデイスク・ドライブ (14) と 遅週 すると、デイスク・ドライブ (14) の回転速度に対して制限された速度で入力/出力オペレーションを行なう。しかしながら、配憶制御装置 (18) とディスク・キャッシュ (16) との間の人力/出力操作は、以下の可変データ選度の章で更に十分説明する先行技術のコンフイギュレーション及び解放で可能である転送速度よりもはるかに選い低送速度(これは、低下した「待ち時間」に相当する)で行なわれる。

CTL インタフェイス (78) を経由してデイスク・ 削御装置 (20) とデイスク・ドライブ (14) のストリ ングとに接続されるように設けられたデイスク・ キャンシュ (16) を含む第2 図のサブシステムにお いては、操作は一般に以下の出り行なわれる。

データ検索操作については、 CPU (2) はチャネル・パス (8) を辿して記憶制御装置 (18) に対し、デイスク・ドライブ (14) 上の一定のデータ・モジュールの入力/出力を要求する。 配憶制御装置 (18) は CPU (2) の要求をデイスク・キャッシュ (16) に

- 2 2 -

特開昭55-164958(7)

よつて受容し得る一群の指令に翻訳する。第5回 を診照すると、もし要求されたデータ・モジュー ルがデイスク・キャッシュ(16) 内のキャッシュ・ メモリ(54) 中に存在するならは、それはシステム CTL インタフェイス(13) 及びキャッシュ CTL イン タフェイス (78) を経由して記憶制御装置へ転送さ れる。もし、要求されたデータ・モジユールがキ ヤッシュ・メモリ(54) 内に存在しないときは、デ イスク・キャンシュ (16) はキャンシュ CTL インタ フェイス (78) 及びバス (15) を経由してデイスク制 匈装置(20)を油してデイスク・ドライブ(14)から 要求されたデータ・モジュールを検索しそしてデ イスク・キャンシユ (16) のキャンシコ・メモリ(54) 内にそれを記憶する。要求されたデータ・モジュ ールはデイスク・キャッシュ(16)内のデイスク・ キャッシュ・メモリ (54) から記憶制 姆装置 (18) へ 伝送される。なお、デイスク・キャンシュ操作の 順序は本発明の特定の実施根様に応じて変化し、 その順序は明らかにマイクロプログラムに依存し

-23-

ている。

おいては、中央処理装置 (36) は適当な情報を含み、入力/出力バス (13) を通してデイスク・キャンシュ (16) と直接運通することができる。デイスク・キャッシュ (16) はその後デイスク制御装置 (20) 及びコントロール入力/出力パス (15) を通してデイスク・ドライブ (14) と遅通する。

述つて、域も一般的な実施態様においてデイスク・キャッシュは一定の環境の下で従来達成するとができないような高速度で入力/出力サブッステムから情報を検索できるようにする入力/出力サブッステム解放内に挿入された、知的でデイスク型特有でかつ高速なメモリである。

2. ディスク・キャッシュ・ハードウエア

ことで開示するデイスク・キャッシュ・サブシステムは、ハードウェア及びソフトウェア技術を 組合わせて上述の選ましい目的を達成する装置で ある。この装置の特定の実施については多くの形 態がある(この場合は、ハードウェアである)が、 好越であることが分つている第2図のデイスク・ キャッシュの実施娯楽については第5図に示して

一定のデータ処理構成において、記憶制御装置を使用しなくてもよいこと、またその記憶制御芸篋の情報又は関数を中央処理装置内に設置できるとも本発明の範囲内である。第4回を診照すると、ディスク・キャッシュ (16) がキャッシュ CTL インタフェイス (78) を経由し適当なデータ制でもス(13) にそつて直接中央処理装置 (36) と遅避できるととも本発明の範囲内である。この実施譲機に

-24-

いる。デイスク・キャッシュ・サブシステムの主要なハードウェア構成要素が、インタフェイス・コントロール・ロジック(48)、デイスク・キャッシュ、デイスク・キャッシュ、デイスク・キャッシュ・コントロール・マイクロプロセッサ(50)、ロード/モニタ・マイクロプロセッサ(52)及びキャッシュ・メモリ(54)から成つていることが分る。

第1の主要なハードウェア構成要案は、デイスク・キャンシュ・コントロール・マイクロイプロセッサ (50) とデイスク 制御装置 (20) との間のインタフェイス (48) である。キャンシュ CTL インタフェイスはデイスク・キャンシュ・サブシステムのアタンチメント装置を第6 図に示されるデイスク の 制御装置に提供する機能を果す。この 制御装置における でいかない でいかない ない の ものである。第6 図に示されるように、デイスク 制御装置 (20) はデイスク・キャンシュ (16) がインタフェイス (58) の付加によつてデイスク 制御装置の CTL インタフェイス内に取付けられるよう

-26-

に変形されている。ここで、インタフエイス(58) がストリング・スイッチ(68)の後のシステム·CTL インタフェイス(13)と、ドライブ・コントローラ・ ロジック (13) との間に位置していることに注目す べきである。 CTL ライン (64) はストリング・スイ ッチ (68)をキャッシュ・インタフェイス(58) 化接 祝し、 CTL ライン (34) はドライブ・コントローラ・ ロジック(62) をキャッシュ・インタフェイス(58) に接続する。既述の特定の実施銀様においては、 メモレックス 3673デイスク 制御装置がメモレック ス公報 3673.21-03 で記載されているようにスト リング・スイッチ (68)を備えることが必要である キャッシュ・インタフェイス (58) は、 CTL インタ フェイスによつて要求されるデータ・バス及びコ ントロール・ラインを提供する。キャッシュ・コ ントロール・ライン (70) によつて、デイスク・キ ャッシュ・サブシステムはデイスク制御装置内の ストリング・スイッチを制御できる。 CTL インタ フェイスへの十分な アクセスはシステム CTL ライ ン (72) にょつてディスク:キャッシュ中に提供さ

(1)坊 6 図のキャンシュ CTL インタフェイス (70)からのコントロール及びデータ転送指令に対する 応答、

-27-

(2) 第 5 図及び第 7 b 図(以下で記述)のキャッシュ・メモリ(54) 内にある利用可能なデータのディレクトリの維持。

(3) 成も投水されると思われるデイスク・ドライブ・データによるキャンシュ・メモリ (54) の制御及び充填(以下で記述する)、

(4) エラー後出及びリカバリ操作、及び

(5) 性能 データのロード/モニタ・マイクロプロセッサ (52) への通信・がある。

-29-

れまたキャンシュ CTL ライン (74) によつてディス ク・キャンシュから提供される。

デイスク・キャッシュ (16) の第2の主要なハー ドウエア併収要素は第5図(より詳しくは第1ヵ 図)のデイスク・キャッシュ・コントロール・マ イクロプロセツサ(50)である。特定の実施感像に おいて、那7b図のマイクロプロセッサ(76) とし て、1秒当り4,000,000の命令の許容量を有する高 速ピット・スライス・マイクロプロセッサを使用 することが好適であると分つた。この特定の実施 眼様に対しては、 LSI プロセッサ・チップのアド バーンスド・マイクロ・ディバイス 2900フアミリ - (Advanced Micro Devices 2900) から発展し た市版のマイクロプロセンサを使用することが好 適であることが分つた。しかしながら、他の多く のプロセンサの設計は、デイスク・キャッシュ・ タスクを扱うととのできるデイスク・キャッシュ サブシステムの発明の範囲内である。デイスク・ キャッシュ・コントロール・マイクロプロセツサ (50)の基本タスクは、

-28-

サイクルの割で作動する完全な 8 ピットの中央並 列処理装置である。

前記インテル・マイクロ・プロセッサの代りに用いることが出来、経済的に利用可能な他のマイクロプロセッサも存在する。前にロード/モニタ・マイクロプロセッサ(52) の基本的作案は、(1)フレキシブル・ディスク・ドライブ(84)(後述する)より得られたコントロール・メモリ・インフォメーションの負荷制御と、(2)前にディスク・キャッシュ・サブシステムの効率モニタ作業を行うことである。

第5図に示された削記デイスク・キャンシュ・サブシステムの最後の主要なハードウェア構成授業は削記キャンシュ・メモリ(54) である。削むデイスク・キャンシュの設ましい実施例において、削むキャンシュ・メモリ(54) は2つの値類の半導体メモリで構成されている。半導体メモリの第1の種類は、第70図に示されているフル・トランク・バンファ(86) である。本発明の思想からは必ずしも規定されるものではないが、2つの種類の

-30-

半時体は、キャッシュ・メモリ (54) から傳成されており、また同じく、本発明の思想から必ずしも規定されるものではないが、デイスク・キャッシュ (16) により記憶される情報片はフル・トラックのデイスク・ドライブ・データであるが、 削 此ディスク・キャッシュのハードウエアをそのように形造るととが使利であるということが判明してい

とのように、第1の種類の半導体メモリ、即ち 1 のなった・トランク・バンファ(86) は、少くとも 1 つのフル・トランクのデイスク・ドライブ・データを含んでおり、値々のスタテインク又はダイナミングム・アクなった。前配フル・トランク・バンファ(86) はインテル 2147又はインテル 2117 の集成性的している。第2の種類のキャンユ・メモリ (54) は低速装置で形成のキャンユ・・ 送案子 (CDD'S) は削出キャンユ・メモリ (54) の 低速水準用として採用され成功している。

-31-

اور

めのロジックとキャンシュ CTL インターフェ イス(78) のための制御信号を包含する 2 つの インターフェイス・コントロール印刷回路盤 記憶制御:記憶要求ロジックと、キャンシュ・メ モリ(54) と記憶

ユニット・ダイレクト・メモリ・アクセス 90 98 : 制御ユニット (18) の間のデータ転送制御のためのアドレスとワードの計算器を包含する典型的な DMA (ダイレクト・メモリ・アクセス) ポートデータ・バッフ アとして用いられる 2 つの 1 6 パイト×8 の FIFO (FIRST IN FIRST OUT) キャッシュ・コントロール・マイクロプロセッサ・メモリ

群込み可能制御記憶装置 100: キャッシュ・コントロール・マイクロプロセッサ(76) のコントロールメモリとして利用される 4 K × 4 0 ピットのインテル2147スタテック RAM メモリオンライン レジスタ 102: コントロール・レジスタで、そのピットがオペレータ・パネル(104) からのオンライン・スウインチによつー33-

特別の実必例においては、12メガバイトまで の電荷移送菓子が、フェアチャイルドド464 の電 荷移送業子を用いた型に採用されて来た。(各装 **遺は最高 64,000 ピットの情報を記憶することがで** きる。)現化、前配キャッシュ・メモリ(54) は実 際に2つの種類のスリー・メモリ階層構造のデイ スク・キャッシュ・サブシステムであり、その中 において記憶の第1の水準は前にデイスクに憶装. 盥(14) であり、そのひのメモリの2つの種類は上 述した半導体メモリである。以下に述べる遡り、 前記キャッシュ・メモリ(54) の機能は、当該コン ピューター・システムによつて要求される藍然性 が吸も高いデイスク・ドライブ・データを比憶す るアルゴリズムに応じてデイスク・ドライブ・デ ータを記憶することである。(下記に詳述する。) 第7a及び第7b図を診照すれば、デイスク・ キャッシュ (16) の主要な ハードウエア構成要素の より詳細な定数が判る。第7a及び第7b図の記 或を理解するために以下の定銭が有益である。 インターフェイス 90 : 情報パスを発生させるた

-32-

て設定されるもの

キャッシュ・コントロール・マイクロプロセッサ (76) はいかなるドライブがキャッシュされるべきかを決定するために、とのレジスタをモニタする。

オペレータ・パネル 104 :人力スインチと台ドラ イブのためのキャッシュ可動スインチを包含 している。

ドライブ・ダイレクト・メモリ・アクセス 94 : 記憶要求ロジックと、キャッシュ・メモリ (54)とデイスクドライブ (14) の間のデータ転送を制御するためのアドレスとワードの計算器を包含する典型的 DMA (ダイレクト・メモリ・アクセス)ポート

キャッシュ・コントロール・マイクロブロセッサ 76: AMD 2900 ファミリの LSI プロセッサ・ チップを利用した毎秒 400 万命令を処理する ピット・スライス・マイクロプロセッサ

ロード/モニタマイクロプロセンサ 62 : 西本的 特成受禁としてインテル 8080 A 単一テップ

-34-

特開昭55-164958(10)

CPU を有するマイクロプロセンサ 2 メガヘルツで作励し、記憶制御のため、2K × 8 の BP rom を有する。

スクランチ・パンド 96 : キャンシユ・コントロール・マイクロプロセンサ (76) を支持するための 8 K × 1 6 のスタテインク RAM メモリ

スクラッチ・パッド: ロード/モニタ・マイクロ

プロセッサ (82) との交信のための

フレキシブルデイスク・ドライブ 84:マイクロ プログラム・ロードのために用いられるフレ キシブル・デイスク・ドライブ

磺単型のメモレックス 550 型を利用可。

- ェラー・コレクション・コード 106 (BCC) : 単一 ピット・エラー・コレクション及び二重ピッ ト・エラー・ディテクションに用いられるエ ラー・ディテクション・コレクション・ロジ ック (*ハミング・スキーム*)
- フル・トランクバンフア 86 : インテル2147チン プを使用した 4 E × 4 O ピット (BCC を含む) のスタテインク RAM メモリ

-35-

- B バス 144 : フル・トラック・バッファ (86) に よりアクセス・ BCC ロジック (106) に使用さ れるトライステート・データ・バス
- メモリ・アドレス・バス 148 : キャンシュ・コントロール・マイクロプロセンサ (76) によりアドレス・書込み可能制御記憶 (100) に使用されるメモリ・アドレス・バス
- パイプライン:パイプライン・インストラクショ ン・パスでそれにより、
- バス 150 : キャッシュ・コントロール・マイクロ プロセッサ (76) が 書き込み 可能制 御記 賃 (100) から、そのマイクロインストラクション を得 て、スクラッチ・パッド (98) と交信するパイ プライン・インストラクション・バス
- キャッシュ・バス・イン 150: 8ピットの パス - イン " データ・バス (8 Bit " bus - In" Data Bus) これはキャッシュからシステム SCU ヘデータを転送するためのシステム CTL ライン 72データ " パス・イン" である。
- バス・イン 152 : 8 ピットのバス・イン データ・

、電荷移送業子メモリ 88:フェアチャイルドCCD

を用いた1乃至12メガバイトの CDD メモリ

- 基本データバス 108 : SCU 又はドライブ DMA ポートとフル・トラック・バッファ (86) の間のデータ転送のための二方向データ・バス
- 基本アドレス・バス 110: SCU DMA (92) 又はドライブ DMA (94) からマル・トラック・バッフア (86)へ供給されるトライ・ステート・メモリ・アドレス
- c パス 138 : フル・トラック・パッファ (86) と CCD メモリ (88) の間のデータ伝送のための二 方向データ・パス
- C パス 140: キャッシュ・コントロール・マイ クロプロセッサ (76) に利用される全ての外側 ポートのためのトライステート・ソース・バ
- Y パス 142: キャッシュ・コントロール・マイ クロプロセッサ (76) に利用される全ての外脚 ポートのためのトライステート・デステイネ ーション・パス

-36-

バス(8 bit 'bus-In' date bus) これは デイスク・ドライブからギャンシュ・メモリ ヘデータを転送するために用いられるギャン シュ・CTL ライン74データ 'バス・イン'

- バス・フウト 156 : 8 ピット "バス・ブット"即 ちデータ転送及びシステム SCU (18) からデイ スク・キャッシュ (16) への制御指令データの ために用いられるシステム CTL ライン72 "バ ス・アウト"
- キャッシュ・バス アウト 158 : 8 ピット 'バス - アウト '、即ち、デイスク・キャッシュ(16) がデイスク・ドライブ (14) を制 岬 する際 にデ - タと制 岬 指令 の ため に用いられる キャッシュ CTL ライン 74 バス - アウト
- CTL ライン 160 : インターフェイス 90 ロジツク において発生する CTL インターフェイス制御 ライン
- キャッシュ・コントロール・ライン 70 : 希望のインターフェイス・コミュニケイション・パースを選択するために第6凶のインターフェ

-38-

-37-

特開昭55-164958(11)。

イス (58) のマルチプレクサーの切換を制御するためにインターフェイス・ロジック内でキャッシュ・コントロール・マイクロプロセッサ (76) により発生せしめられる一組の制御信号

BC1xx : 第7b図において、BC1xx として示される全ての縁は、パス又はコントロール・コミュニケーション・パースが存在していることを示しているが、ここでは明確には定義しな

本発明を更に十分説明するために、第6、第7 み及び第7 b図は、第3 図に示すように配置される。

第7a及び第7b図に関し、マイクロプロセンサ (76) はデイスク・キャンシュ (16) の制御構成要素である。マイクロプロセンサ (76) は、トライステートの 1 6 ピントのデータ・バス (140) を経由して全てのエクスターナル・データを受け入れ、データ・バス (142) を経由して全てのエクスター

-39-

: -

サ (76) はメモリ・アドレス・バス (146) を経由して 書込み 可能制 興記憶 (100) をアドレスする。スクランチ・パンド (96) は、 その時点においてキャンシュ・メモリ (54) の中に滞在している一座のでイスク・ドライブ・トランク・アドレスを記憶するため、 主にマイクロ プロセンサ (76) に記憶されている 前 記トランク・リスト・アドレスは、 キャンシュ・メモリ (54) 内の データがアクセスされるのに かイナミンクに新しくされる。

マイクロプロセッサ (76) ロスクラッチ・パッド (96)をアクセスするためにDーバス (140) とYーバス (142)を用いる。更に、他の関連あるデイスク・キャッシュ・コントロールデータは、デイスク・キャッシュ・マイクロプログラム (後述する)によつて規定されるスクラッチ・パッド (96) 内に配低される。マイクロプロセッサ (76) はまた、当該ストリング上のどのディスク・ドライブ (14) が・キャッシング を受けやすいかを決定して、オ

ナル・ポートへ書き込む。上述の如く、デイスク ・キャッシュ・サブシステムの基本的な機能の一 つはデータ伝送と第2図のシステム記憶制御ユニ ット (18) から、キャッシュ CTL インタフェ イス(78) を経由して受け入れられる制御指令に応答すると とである。前記キャッシュ・コントロール・マイ クロプロセンサ (50)は、インタフエイス・コント ロール・ロジック(48) から順番に前にキャッシュ CTLィンタフェイス (78) までから受け入れたシス テム指令をモニタする。キャッシュ・コントロー ル・マイクロプロセツサ(50) は、インタフエイス ・コントロール・ロジック (48) の中の制御記録装 世に適切な応答をセントすることにより指令に応 答する。とれらの指令は、さらに、先行技術に規 定されている CTLインタフェイス規格により要求 されて、キャッシュ CTL インタフェイス (7d) ヘゲ ートされる。

マイクロプロセンサ (76) は、書き込み可能制御 記憶 (100) からパイプライン・バス (148) に沿つ てマイクロ指令を受け入れる。マイクロプロセン

-40-

ンライン・レジスタ (102) の中にその情報を統合する。前記記憶制御ユニント・ダイレクト・メモリ・アクセス (92) とドライブ・ダイレクト・メモリ・アクセス (94) は前記フル・トランク・バンファ (86) と前記システム記憶制御ユニント (118) とディスク・ドライブ (14) の各々の間のデータ転送のため用いられる。前記ダイレクト・メモリ・アクセス・ポートは D・バス (140) と Y・バス (142)を経由して、マイクロプロセンサ (76) によりプログラムされ、モニタされる。

フル・トラック・パッファ (86) は、前配基本アドレス・パス (110) を経由してアドレスされ、その内容は、基本データ・パス (108) を経由していずれかのダイレクト・メモリ・アクセス・ポートへ向け、又はそこから転送される。

フル・トラック・バッファ (86) と CCD メモリ(88) は共通のエラー発見及び 訂正ロジック (106) を共有している。フル・トラック・バッファ (86) とCCD メモリ (88) の間のデータ 転送は、 当楽界においてマイクロプロセッサ (76) により制御される 2 万向

-42-

特開昭55-164958(12)

3. ディスクキャッシュ操作ハードウェア方式

ディスク・キャッシュの概念を多数の構成装置に突逃することは可能であるが、特に適したものとして知られた構成装置は公知の IBM サブシステムのチャネル制御装置は公知の IBM サブシステムでTL インタフェイス (13) を経てデイスク 制御装置 (20) に接続される。ディスク 制御装置 (20) はキャッシュ (16) に接続される。ディスク 制御装置(20) は キャッシュ (16) に接続される。ディスク 制御装置(20) は インタフェイス (15) を 週つてディスク 駆動機 (14) に接続される。簡略 化するために、インタフェイス (15)、(78) は ディスク 割 興装置 (20)

-43- ..

4)

イスク制 匈装 罐 (20) からインタフエイス (78) を地 つてディスク・キャッシュ (16) に転送される。タ グゼロ指令はデイスク・キャッシュ (16) からイン タフェイス (78) を起つてデイスク制御装置 (20) に 心否されるとともにインタフエイス (15)を出つて 記憶制御装筐 (18) に応答される。このように、タ グゼロモードは、タグゼロ指令を除くすべてのタ グ指令がデイスク駆動機構 (14) に転送されるが、 ディスク制御装置 (20) がタグゼロ指令をインタフ エイス (78) を週 つてデイスク・キャッシュ (16) へ 伝送するハードウェナモードとして理解されよう。 タグ・ゼロ指令はデイスク・キャンシユ (16) から インタフエイス (78) を地つてデイスク制御装置 (20) 化応答されるととも化インタフェイス (13)を 巡つて記憶制御装置 (18) に心答されるから、タグ ・ゼロモードはタグゼロ指令がデイスク・キャッ シュに伝送されることを除いては、タグ指令が本 **始明のディスク・サブシステムにおいて従来の万** 式と同様に乗作されるハードウエアモードとして 理解されよう。

-45-

内の点 610 で相互に接続されるように図示される。 点 610 は硬質電線接続体でなくて、以下に説明されるように、ハードウェア操作モードに従つて変 化する結合体である。

ディスク・キャンシュ (16) を操作するのに基本的に 4 個のハードウェア操作モードがあり、 これらは本発明を実施する場合に通した配憶制御装置 (18) からの指令によつて決定される。すなわち、

(1) タグ・ゼロモード

第9図に図示されるタグセロモードにかいて、タグ・ゼロ指令を除くすべてのタグゼロ指令(以下に記載される文節の表題では単にタグゼロ指令と記す)は記憶制御装置(18)からインタフエイス(15)を通つてディスク制御装置(20)に、またバス(15)を通つてディスク・ドライブ(14)に転送される。ディスク・キャッシュ(16)は事実上ストリングににに信制御装置(18)からインタフェイス(13)を通つてディスク制御装置(20)に転送されるけれども、ディスク制御装置(20)に転送されるけれども、ディスク制御装置(20)に転送されるけれども、ディスク制御装置(20)に転送されるけれども、デ

-4.4

(2) 記憶制卸装値 (SCU) モード

ディスク・キャッシュ (16) が SCU モード (第10回) の時は、すべてのタグ指令は記憶制御装置 (18)からインタフェイス (13)を四つてディスク制御装置 (20)に、またインタフェイス (78)を四つてディスク・キャッシュ (16) に転送される。このディスク・キャッシュ (16) はマイクロプログラム的に「アクティブ」ステート にある (後述のソフトウエアの記載診照)。 SCU モードにおいては、記憶制御装置 (18)とディスク 駆動設 標 (14)との間との間の 地信伝達は 不可能である。これはディスク・キャッシュ (16) の基本操作方式である。

(3) 制御モード

- 4 6 -

特開昭55-164958(13)

エイス (13) は接続作用を来さないことを意味する ディスク・キャッシュ (16) はディスク・ストリング・サブシステムの制御を事実上奪取して設サブシステムの操作を制御する。

(4) 貫通モ<u>ード</u>

第12図に図示される賞強モードは配億制御装置 (18) とデイスク駆動報酬 (14) との間をデイスク 割御装置 (20) を介してそれぞれのインタフェイス (13)、(15) により直接に適信伝達させるハードウェアモードである。この操作モードでは、インタフェイス (78) を通つてデイスク・キャンシュ (16) にタグ指令は全く伝達されない。このデイスク・キャンシュとディスク記憶ストリング・サブシステムとは事実上接続されず、記サブシステムはディスク・キャンシュ (16) が切断されているかのように振舞う。

前述されたようなハードウエアの諸操作モード は一年的に作用し、キャンシュ制輝マイクロプロ セッサ (50) 中にあるサブシステム・マイクロプロ グラムの制御を受ける。後配の「デイスク・キャ

. -47-

の望ましいマイクロプログラム・ステートが例示される。すなわち(1)待ちステート (400) 、(2)選択ステート (414) 、(3) アクテイブ・ステート (424) 及び(4)パンシブ・ステート (452)。

待ちステート (400) において、デイスク・キャ ツシュ及びディスク・サブシステム全体は記憶制 **| 姆装置 (18) とデイスク制御装置 (20) との間のシス** テム CTL インタフエイス (13) が 静止していること によつて証明されるような「静止」コンデイショ ンにある。第13図に図示されるように、待ちス テート (400) は CTL インタフエイス (78) の選択保 持級の状態から始まる無限プログラミングループ と解釈される。上記選択保持線が低い、すなわち 「no」コンデイション (402) にあるならば、マイ クロプログラムは「走査タイムアウト」 (404) に 対する調時を開始する。もし、デイスク・キャン シュ・サブシステムが「静止」コンデイションに 止まつて走査タイムアウトが作励して「yes」コン ディション (406) にあるならば、デイスク・キャ ッシュ・サブシステムは走査処理 (408) のモード

ッシュ・サブシステム・ソフトウェア」の項に記載されるように、適当なタグ・ゼロ指令が記憶制 御装置 (18) によつて発信されることにより、マイクロプログラム状態 から変化してサブシステムのハードウェア操作モードで変化する。

4 <u>ディスク・キャッシュ・サブシステム・ソフ</u> トゥェア

-48-

に入り、とでディスク・キャッシュの内部「ハウス・キーピング」 機能が作動する。走登処理(410) が完了すると、マイクロプログラムは待ちステート (400) に復帰し、第6図択保持状態を与び上れている。走登処理 (408) はマイクロプログラムが「安定」コンディションに入る「ステート」 はかった かった と 変 が 常 に が な かった と 変 処理 (408) に つ が 常 に が で こ が 常 に が で な が 常 に が の っ ード ウェア の で ま が い の で な が は の ハード ウェア・タグ・ゼロ・モードとして 理解されよう。

選択保持般が待ちステートの間に高くなつて「yes」ステート (412) になると、デイスク・キャッシュ・マイクロプログラムは「選択」ステート (414) に汲る。「選択」ステート (414) に選択保持級が高いステート、すなわち記憶側仰装置が駆動機械に接続されたすべてのストリングにその中

-50-

の1個を選択するととを避告するステートとして 定義される。選択ステート (414) の間は常に選択 保持線のコンデイションが監視される。選択保持 娘が「低い」ステートに進む時は、選択保持は「イ ンアクティブ」ステートとなり、第13図に凶示 される「yes」(416)のステートによつてデイスク・ キャッシュ・マイクロプログラムは待ちステート (400) に復帰する。もし、選択保持級が「高い」 ステート、すなわちインアクテイブ・ステート (418) のままである時は、マイクロプログラムは タグ・ゼロ指令が第6凶のキャツシユ CTL インタ フエイス(78)上あるのを監視する。タグ・ゼロ「ア クティブ」指令を受信しない (420) ならば、マイ クロプログラムは、『選択』保持が「インアクテ ィブ」ステートすなわちマイクロプログラムが待 ちステート (400) に復帰 するステートに進むので なければ「選択」ステートに停止する。もし、タ グ・ゼロ処別指令を受信する (422) ならば、マイ クロプログラムは「アクティブ」ステート(424) 化人る。 点択ステート (414) は待ちステート(400)

-51-

ディスク・キャンシュはディスク・キャンシュ指令 (428) を実行する。第 1 3 図に図示されるようなディスク・キャンシュ指令 (428) の実行は「ステート」ではなく、正しくは機能を実行するマイクロプログラムは「アクティブ」ステート (424) に復帰する。キャンシュ指令の実行はハードウエアにおいては「記憶制御装置モード」と考えられる。「アクティブ」ステート (424) の間に、タグ・ゼロ「パンシブ」指令が受信される (430) 時は、マイクロプログラムは「パンシブ」ステート (432) に入る。

の場合のようにハードウエア・タグ・ゼロ・モードである。

「アクティブ」ステート (424) は、記憶制画装 置(18)がすでに特定の脳動制御装置(20)を返して いるマイクロプログラム・コンデイションとして 定義される。上記制御装置 (20) 及びデイスク・ス トリング・サブジステムにデイスク・キャッシュ (16)が持続されるならば、タグ・ゼロ「アクティ ブ」指令によつてデイスク・キャンシュ・マイク ロプログラムは「活動化」される。「アクテイブ」 ステート (424) において、デイスク・キャンシュ は記憶制御装置(18)及び該装置内でのデータ処理 操作につて発生するすべての命令を阻止及び又は 受信する。これは「キャッシュ」ステートと称し てもよく、主キャッシュ操作ステートとして理解 されよう。ハードウェアにおいては、前述された ように「記憶制御装置モード」である。「アクテ イブ」ステート (424) の間に、タグ・ゼロ「パッ シブ」指令 (425) がデイスク・キャッシュ・マイ クロプログラム (426) によつて受信されない時は

-52-

テート (432) の開始前に、記憶制調装置 (18) は特 定復号化のタグ・ゼロ指令を発生させてディスク・ キャッシュ・マイクロプログラムを「パッシブ」 ステートとし、記憶制御装置 (18)とディスク駆動 機構との間を直接に通信伝達させる(タグ・ゼロ 「パッシブ」指令 (430))。「パッシブ」ステー ト (432) において、デイスク・キヤッシュ (16) は ダグゼロ指令を常時監視する(ハードウエア・ダ グゼロモード)。タグゼロ「アクテイブ」指令が 第 1 3 図に「yes」(434)で図示されるように受信 されるならば、デイスク・キャッシュ (16) は「ア クティブ」ステート (424) に仮帰する。タグゼロ 「アクティブ」指令(437)が「パッシブ」ステー ト (436) の間に受信されるならば前巡の選択保持 線の状態が監視される。もし、選択保符が「パッ シブ」ステートの間に「アクテイブ」すなわちyes (439) に進むならば、デイスク・キャンシュ・マ イクロプログラムはタグゼロ「アクテイブ」指令 を受信しりる状態になる。実際にタグゼロ「アク ティブ」 指令が受信 (すなわち yes (434))どれる

-54-

特別昭55-164958(15)

ク・パッファ (86) に入れられたトラックに適合するように調節される。充塡処理 (442) の完了後に、マイクロプログラムは持ちステート (400) に復帰して、再び退択保持額の状態を監視する。「ハードウェア」においては、充塡処理 (442) が開始されるとディスク・キャッシュはディスク・ストリング・サブシステムを制御する。充塡処理 (442) の間に、配憶制御装置 (18) はディスク・ストリングと地信伝達せず、「ストリング不地」コンディションがストリングに取付けられた配億制御装置に対して存在する。

従つて、ハードウエアとデイスク・キャンシュ・サブシステムのマイクロプログラムとは一体的 に以下のように応答することが理解されよう。

時間 To : 選択保持「アクテイブ」がデイスク・ キャッシュ (16) によつて配憶制御装 値 (18) から受取られる。

時間 T₁ : タグゼロ指令が記憶制 両装置 (18) か ら受信される。

時間 T₂ : キャンシュ・マイクロプログラムは -56-

37

ディスク・キャッシュ・スクラッチパッド (96) は 3 週の形式の配像装置管理テーブル、すなわち ダイナミック・テーブル、トラック・ロック・テ ーブル及びからの配像装置のリストを管理する。 上配ダイナミック・テーブルはキャッシュ配像装

と、デイスク・キャンシュ (16) は「アクデイブ」ステート (424) に復帰する。選択保持緩が「低い」すなわち no (440) に進むとデイスク・キャンシュは充填処理 (442) を行なり。

「パッシブ」ステート (432) は前述されたハー ドウェアタグゼロモードであるが、充填処理(442) はハードウエア制御モードである。充填処理(442) の間に、ディスク・キャッシュ (16) はディスク記 憶装屋のストリングを制御して、磁気デイスク(14) にのみ存在しうる情報をフルトラック・パッファ (86) に 売 塡 する。 充 塡 処 理 (442) の 間 に 、 フ ル ト ラックの情報はディスク記憶装置(14)からフルト ラック・パッファ (86) に転送される。フルトラッ ク・バッファ (86) 化転送されるべきトランクは最 も新しく要求されたものであるから、該トラック は弟1b図のスクランチ・パンド・メモリ(96)に ある記憶管理テーブルに前記トラックの状態を受 取る。さらに、とのトラックテーブル・エントリ ーは前にメモリ中で、デイスク装置の数、シリン ダの位置及びヘッドアドレスに関してフルトラッ

)

(必要化心じて)ステートを変化させる。

時間で、: キャッシュはハードウエアが方式を変化することを要求する。

時間 T4 : 故能が実行される(マイクロブログ ラムは新ステートにあり、ハードウ

エアは新モードにある)。

時間 T 5 : 処理は 第 1 3 図 に 図示されるように 必要に 応 じて 進行 する。

この発明のデイスク・キャンシュ・サブシステムを実施するに通した実施例は誤り訂正装置その他のプログラミング毎正装置を含有して操作性を高めている。マイクロプログラムに対する適当な は選択成は前述されるとともに第13図に図示されている。

5. 記憶疫道管理

デイスク・キャッシュ・サブシステムはキャッシュ 記憶装置を旨理するために一般に第 7 b 図のスクラッチ・パッド (96) 内にあるテーブルを使用する。 本元明では、目的を達成するために多紋の

-57-

特開昭55-164958 (16)

置(54)の使用基準に使つて延続的に更新される。 との目的のために公知の LRU 复法を使用すること が有利である。上記トラック・ロック・テーブル は CCD 記憶装置 (88) 中キャッシュ配像装置 (54) に 「ロック」される部分のためのパラメータを含む。 この発明においては、トランクをキャッシュ中に 「ロック」するとは、データトラックが上記ダイ ナミック・テーブルの場合のような算法に基づい て耐機されないととを無味する(すなわち、キャ ッシュ配置装置(54)中に永久に存在する)。上記 からの記憶装置のリストは CCD 記憶装置 (88) 内に 利用空間のトラックを保持するテーブルである。 からの記憶装置を表示するテーブルの内容は現在 使用されておらず、従つてデイスク駆動機解(14) からのデータで充塡されるべく利用される記憶装 ほてある。

キャッシュ記憶装置 (54) 中に記憶されたすべてのデータトラックはダイナミック・テーブル内の. 対心エントリーを有し、各エントリーは複数個のパラメータ又は項目を有する。2個のパラメータ

-59-

たデータトラックとなる。この算法は関知のもので、最新使用トラックがキャッシュ記憶装置中にあるが低活動性のデータトラックはキャッシュ記憶装置 (54) からはずされる。

ダイナミック・テーブルはまた特定のデイスク 記憶装置から充填された。すなわち間しディスク 記憶装建アドレスを有するデータトラックをリン ク運結するリンク・ポインタを含有する。これら のテーブルは、最新使用及び最も古く使用された。 リンケージ情報が更新される時に更新される。と のようにして、特定のトラックのキャッシュ記憶 装置(54)を探索する作業は、特定のトラック用の 記憶制御装置フェッチが特定のデイスク記憶装置 を特定することが常に知られているので簡略化さ れりる。かくして、破近使用トラック及び破む古 く使用されたトランクのテーブルを、餃テーブル が特定のディスク記憶装置によつてリンク選結さ れるならば、柴索することはかなり間略化される。 : 勿論、ただ1個のデイスク記憶装置が所望の時間 に内域されているならば、キャッシュ記憶装置(54) キャッシュ配債装置 (54) が充填され、他のデータトラックをデイスク 配憶装置 (14) からキャッシュ配像装置 (54) 化充填する必要がある時は、テーブルの底部にある或も古く使用されたデータトラックは数テーブルからはずされ、デイスク配像装置 (14) から丁度充填された折しいデータトラックはテーブルの頂部におかれて減も新しく使用され

- 6 0 -

の全内容を探索する必要があるけれども、1個以上のディスク駆動機構が内蔵されているならば、 著るしい探索経済が実現されりる。

6. タグ・ゼロ指令

IBM社の対応ディスク記憶装置サブシステムの 爆単的な解似によれば、「タグ」指令として知ら れているある権の指令が用いられ、これによつて 記憶制御装置 (18) はシステム CTL のインタフェイ ス (13) に設けられる駆動制御器 (20) に通じる。シ ステム CTL インタフエイス、タグ指令、政はバス - イン・ライン、バス・アウト・ライン等の完全 な定義はメモレックス社の「デイスク記憶サブシ ステム操作理論」 3673/3675/3670 【 出版番号 第 3673.21-02)を参照されたい。しかし、町億制 御装置の領準的な常似の中で、デイスク・キャッ シュ (16)を含むデイスク配催サブシステムを作業 し制词することはできない。ディスク・キャンシュ の発明の収念を利用するためには、特定のダグ目 令を発生したり利用したりし、その指令が前述の ようにディスク・キャッシュ (16) 麻連を作動し、

— в 2 —

特開昭55-164958(17)

よつてキャッシング操作を行うようにしなければ ならない。タグ指令は随意の数において用いるこ とができるが、重要なことはデイスク・キャッシ ユを付労するために特に遊ばれたタグ指令が英然 としたものでなく、かつデイスグ1/0サブシステ ムの博成内に異つた意味としてデコードされた他 のタグ指令と促问されないようにしておく点にも る。好ましい実施内によれば、カツシエ做能を始 助させるタグ指令としては、バス-アウトに可変 値を有するタグ・デコード OO (hex)を用いるこ とが設ましいことが判明した。タグ・ゼロ指令を **応憶制御装置 (18) からデイスク・キャッシュ (16)** が受けると、デイスク・キャッシュはデイスク・ サブシステムを制御し、上述のようにあらゆる必 袋な操作を遂行する。対応する IBM 社の人力/出 カサブシステムの定義によれば、タグ・デコード 00は未使用のCTLタグ・アウト・バス(タグ・ビ ットロ . 3 , 4 , 5 , 6 , 7 , 全て 0 に祖当)で、 とれは CTL バス・アウト のラインに用いられる。. 町変データ速度

- 6 3 -

度の特徴を知るには、まず先行技術が与えた賭制。 約を理解する必要がある。第14図を参照すると、 先行技術による SYNC IN と SYNC OUT が配戦されて いる。基本的なタイミング関係はエンジ (200)、 (204) 間、エッジ (204) 、 (208) 間、及びエッジ (208)、(212) 間によつて設定される。これらの パルス間の時間は均等で、凹板デイスク・メモリ 上にサーボ・エンコードされた情報によつて直接 形成されるクロッキング・パルスによつて制御さ れる。エンジ (200) 、 (201) 間、エンジ (204) 、 (205) 個、エッジ (208)、 (209) 間、及びエッジ (212)、 (213) 間の時間は第1図のデイスク・ス トリング制図器 (12) 内のハードウエアによつて制 闽される。 BYNC IN パルス (200,204,208,212) の先行エッジと SYNC OUT パルス (202,206,210, 214) の先行エッジ間の時間関係、及び BYNC IN パルス(210,205,209,213)の後端エッジと SYNC OUT パルス(203,207,211,215)の後端エ ッジ間の時間関係は記憶制御装置 (10) 円の CTL ケ ーブル・デイレーとハードウエア・デイレーによ

-65-

第2図に一般的に図示し、以上述べてきたよう に、デイスク・キャッシュ・サブシステム保政に よつて、可変データ速度と称される効率的な作用 を得ることができる。可変データ速度によれば、 チャンネルにデータをデータ自身の返匿で転送す ることができ、従来のようにデイスクに復装産の 回転速度に依存してディスク記憶装置と制画装置 間に伝送するために設定されたデータ返産に限定 されることはない。デイスク・キャッシュ (16) の 適当な実施例によれば、フル・トランク情報が第 1b図に示すフル・トラック・バッファ (86) 内に 記憶され、該情報を中央処理装置が必要とした物 台には、デイスク・キャッシュ・サブシステムと チャネル国のデータ転送レートは一定データ遮匿 てある必要はなく、回転媒体によるデータ転送速 废によつては制调されることがない。 キャッシュ CTL インタフェイス (78) のデータ 伝送 巫 度 が 一定 である必要がないので、チャネルの伝送速度が削 幽桜四となる。

デイスク・キャッシュ (16) 光明の可賀データ巡

-64-

つて制御される。 SYNC OUT パルス [(202) と (203) 間の時間関係、 (206) と (207) 間の時間関係、 (210) と (211) 間の時間関係、 及び (214) と (215) 間の時間関係] の先行エッジと後端エッジ間の時間は、記憶制御装置 (10) 内のハードウェア、及び SYNC IN 内のディレー認識装置によつて制御される。

可変アータ速度の飲念を用いると、 従来の SYNC IN と SYNC OUT の関係とは著しく異る連続パルスが得られる。可変データ速度の概念を用いると、 SYNC IN パルスの先行エッジは SYNC OUT パルスに 関して反復的な連続関係を生じない。 第 1 5 図を 診照すると、位置 (216)、 (220) 間、 及び位置 (220)、 (224) 間の時間はデイスク・キャッシュ (16)のハードウェアの伝送速度、 及び電子制御によつて制御されるものであり、デイスク配像装置の回転速度によつて制御されるものではない。 エッジ (216)、 (220)間、 及びエッジ (220)、 (224)間の時間は、 公知の SYNC IN パルスの連続体として示される第 1 4 図のエッジ (200)、 (204) 間、

-66-

エッジ (204)、 (208) 間、及びエッジ (208)、(212) 間の時間よりも小であることに注目されたい。 すなわち、可変データ速度の下での転送速度は先行技術の速度よりも遅い。 なぜなら、転送速度はディスク・キャッシュ (16) の電子装置によつて制御されるからであり、 微核的な回転要素によつて制御されるものではないからである。

エッジ (224)、 (228) 間、及びエッジ (228)、 (252) 間の時間は SYNC OUT の後端エッジの電子制御によるモニタによつて制御される。 SYNC OUT の後端パルスのエッジ (227)、 (231) が確認できればエッジ (224)、 (228) 間、 及びエッジ (228)、 (252) 間の一時的関係が制御される。 SYNC INパルスのエッジ (228)、 (232) は、 SYNC OUT パルスのよッジ (227)、 (231) が確認された後にかいてのみ発生する。 SYNC OUT パルスの後端エッジ (227)、 (231) は各先行エッジ (226)、 (230) からかなり遅延して示されている。なぜなら、エッジ (227)、 (251) は、内部配憶制御装置のデータ・バッフアが他の CTL データ転送に使用しえないと

3)

-67-

位置 (216)、 (218) 間、位置 (220)、 (222) 間、位置 (224)、 (226) 間、位置 (228)、 (230) 間、及び位置 (232)、 (234) 間] の時間は、 CTL ケーブル・ディレー、及び記憶制御装置のハードウエア・ディレー、すなわちライン・ドライバ、ライン・レシーバ、から以る。

先行技術の場合と同様に、 SYNC IN と SYNC OUT の一時的関係、 エッジ (217)、 (219) 間の時間、 エッジ (221)、 (223) 間の時間、 及びエッジ (233)、 (235) 間の時間は同じく内側パッファや記憶制御装置ライン・ドライバ/ライン・レシーバのデイレーを利用できるか否かをモニタするための記憶制御装置ハードウエア・デイレー、 及び CTL ケーブル・デイレーを含む。 先行技術には見られなくて可変データ速度装置の特徴をなすものは、 チャネルのデイレーによつてエッジ (225)、 (227)、 及びエッジ (229)、 (231) 間が付加的に遅延されて情報のバイトを転送する (すなわち、内側記憶制御装置のデータ・バッファを使用し得るようにする)。 位置 (216)、 (217)、 位置 (220)、(221)、

きは常に配憶制御装置のハードウエアによつて遅 延されるからである。内部記憶制御装置データ・ パッファは、CTLデータ転送速度がチャネル・デ ータ転送速度を超えると使用できなくなる。従つ て、デイスク・キャッシュ・サブシステム発明に おける可変データ返度の例によれば、SYNC OUTパ ルスの先行エッジ (226) と後端エッジ (227) 间の 時間、及び SYNC OUT パルス の 先行 エッジ (230) と 後端エツジ (231) 顔の時間は、チャネル・データ 伝送速度が CTL データ 転送速度と同等か、それを 超えるに要する時間を含む。従つて、 CTL データ 転送速度とチャネル転送速度間には「同期」作用 が存する。データ転送速度は「可変」である。従 つて、エッジ (224) 、 (228) 間、及びエッジ(228) (232) 间の時間は、サブシステム・ハードウエア、 ライン・ドライバとライン・レシーバを含む CTL ケーブル、及びデイスク・キャッシュ・メモリと 電子制御が生じた遅延時間から成る。先行技術の 装置の場合と同様に、 SENC IN パルスの先行エッ

ジと SYNC OUTパルスの先行エンジ店〔すなわち、

位置 (224) 、 (225) 、 位置 (228) 、 (229) 、 及び位置 (232) 、 (233) 間の時間は、 良好な形態を具えかつ十分持続時間を有するパルスを発生するように 散けられるディスク・キャッシュ (16) によつて制御される。

従つて、ことに示した可変データ速度によれば、公知技術ではなし遂げられない速度でデータをディスク・キャンシュ (16) とチャネル (8) 間で転送し得ることが理解できよう。データ転送速度は本質的にチャネル (8) のデータ速度によつて制御される。

4.図面の簡単な説明

第1図は従来のコンピュータ・システムの路図であり、第2図はデイスク・キャンシュ・システムを使用するコンピュータ・システムの路図であり、第3図は第6図、第7a図及び第1b図の組立体を示す図であり、第4図はデイスク・キャンシュを、記憶制调装置を使用しないコンピュータッステムに適用した場合の別の実施と認の路図であり、第5図はデイスク・キャンシュの主要の

-70-

特開昭55-161958 (19)

速度特徴に対する SYNC IN/SYNC OUT パルスのパルス・トレイン図である。

2, 36 … 中央処理装置

10,18 … 記憶制御装置

12,20 … ディスク・制御装置

14 ……ディスク・ドライブ

16 …… ディスク・キャッシュ

52ロード/モニタ・マイクロプロセツサ


58,90 … インタフエイス


特許出顧代理人 弁理士 山 崎 行


.


ードウエア構成要素の略図であり、第6図は、デ イスク・キャッシュのデイスク制御装置へのイン タフエイスの略図であり、第7a図はデイスク・ キャッシュ・インタフエイス・コントロール・ロ ジックの略図であり、弟10図はキャッシュ・コ ントロール・マイクロプロセッサ、ロード/モニ タ・マイクロプロセッサ及びキャッシュ・メモリ の略図であり、第8図はデイスク・キャンシュの 実施されたハードウエア・コンフイギュレーショ ンであり、弟9図はハードウエア・コントロール に関するタッグ・ゼロ・モードの図であり、第10 図はハードウェア・コントロールに関する 8CU モ ードの凶であり、第11凶はハードウエア・コン トロールに関するコントロール・モードの図であ り、第12凶はハードウエア・コントロールに関 するパス・スルー・モードの図であり、第13図 はデイスク・キャッシュのマイクロプログラムの 流れ図であり、第14図は先行技術の SYNC IN / SYNC OUT パルスのパルス・トレイン図であり、及 ひ羽 1 5 凶はデイスク・キャッシュの可愛データ

図面の浄書(内容に変更なし)













Fig_7a











第1頁の続き

⑦発 明 者 ジエシイ・インゲブライト・スタムネスアメリカ合衆国カリフオルニア州サニーベール・マンダリン・ドライブ1227

の発明者 リン・ウエルドン・ウイツトフィールド
アメリカ合衆国カリフオルニア
州サン・ホーゼ・バリ・グレン・ドライブ6150





手 続 補 正 書 (自 発)

昭和55年 6 月30日

符許庁長官 殿

- 1. 事件の表示 昭和55年特許顯第 75397
- 2. 発明の名称 デイスク・キャンシュ・サブシステム
- 3. 補正をする者 事件との関係 出額人 名 称 (氏名) メモレックス・コーポレーション
- 4. 代 理 人 住 所 東京都千代田区水田町1丁目11番28号 相互第10ビルディング4階 氏 名 (7101) #理士 山 崎 行 遺 🖔 周 所 (8001) 弁理士 高 石 橘 馬 5. 補正命令の日付
- 年 月 昭和 6. 補正の対象 明細書の浄書
- (内容に変更なし) 7. 補正の内容 別紙のとむり



特開昭55-164958(22) 手 続 補 正 書 (自 発)

昭和55年7月11日

特許庁長官 殿

- 1. 事件の表示 昭和55年,特許顧第 75397
- 2. 発明の名称 デイスク・キャツシユ・サブシステム
- 3. 補正をする者 事件との関係 出 類 人 名称(氏名) メモレツクス・コーポレーション
- 4. 代 理 人 住 所 東京都千代田区永田町1丁目11番28号 相互第10ビルディング4階 (7101) #理士 山 崎 行 造 周 所 (8001) #理士 髙 石 橘 馬
- 5. 補正命令の日付 昭和
- 6. 補正の対象 顧書面中特許出願人の状況が确、正式図面、 姿性状及び何訳文 その内容 55 T.11
- 7. 補正の内容 別紙のとかり

THIS PAGE BLANK (USPTO)